www.四虎影视.com,一区二区动漫,欧美国产亚洲精品

WEB在線客服

shuhaipeixun

1299983702

雙休日、節(jié)假日及晚上可致電值班電話：021-51875830 值班手機：15921673576/13918613812/13918613812

值班QQ:shuhaipeixun
值班網(wǎng)頁在線客服,點擊交談：

公益培訓通知與資料下載

新公益培訓活動通知

學習資料下載中心

現(xiàn)代化的多媒體教室

企業(yè)招聘與人才推薦(免費)

合作企業(yè)新人才需求公告
◆招人、應聘、人才合作請訪問曙海旗下網(wǎng)站--- 電子人才網(wǎng)： www.morning-sea.com.cn

合作伙伴與授權機構

公益培訓通知與資料下載

新公益培訓活動通知

學習資料下載中心

曙海招聘啟示

新招聘信息（2025年12月15日..以質(zhì)量求發(fā)展....合作共贏....實用實戰(zhàn).....直播、現(xiàn)場培訓皆可....用心服務..........--即將開課--..............................(請抓緊報名)）

培訓班新動態(tài)

郵件列表

　　　　　　數(shù)字IC前端設計高級培訓班

入學要求

學員學習本課程應具備下列基礎知識：
◆ 電路系統(tǒng)的基本概念。

班級規(guī)模及環(huán)境--熱線:4008699035 手機:15921673576/13918613812/13918613812( 微信同號)

堅持小班授課，為保證培訓效果，增加互動環(huán)節(jié)，每期人數(shù)限3到5人。

上課時間和地點

上課地點：【上海】：同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院【北京分部】：北京中山/福鑫大樓【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路）【成都分部】：領館區(qū)1號（中和大道）【沈陽分部】：沈陽理工大學/六宅臻品【鄭州分部】：鄭州大學/錦華大廈【石家莊分部】：河北科技大學/瑞景大廈【廣州分部】：廣糧大廈【西安分部】：協(xié)同大廈
近開課時間(周末班/連續(xù)班/晚班）：數(shù)字IC前端設計高級培訓班：2025年12月15日..以質(zhì)量求發(fā)展....合作共贏....實用實戰(zhàn).....直播、現(xiàn)場培訓皆可....用心服務..........--即將開課--..............................(請抓緊報名)

實驗設備

　    ☆資深工程師授課


        ☆注重質(zhì)量
        ☆邊講邊練
        ☆合格學員免費推薦工作



        專注高端培訓17年，曙海提供的課程得到本行業(yè)的廣泛認可，學員的能力
        得到大家的認同，受到用人單位的廣泛贊譽。

        ★實驗設備請點擊這兒查看★

新優(yōu)惠

◆在讀學生憑學生證，可優(yōu)惠500元。

質(zhì)量保障

        1、培訓過程中，如有部分內(nèi)容理解不透或消化不好，可免費在以后培訓班中重聽；
        2、培訓結束后免費提供半年的技術支持，充分保證培訓后出效果；
        3、培訓合格學員可享受免費推薦就業(yè)機會。

　　　　　　　　數(shù)字IC前端設計高級培訓班

課程說明

本課程講授基于Synopsys EDA tools構成的ASIC/SOC數(shù)字電路前端開發(fā)流程，授課內(nèi)容包括電路開發(fā)前期的系統(tǒng)定義、功能劃分、RTL代碼編寫技巧、驗證平臺TestBench編寫技巧、電路仿真技巧、ASIC綜合技術、ASIC靜態(tài)時序分析技術、DFT設計等。學員通過運用數(shù)字邏輯、硬件描述語言完成一個中等規(guī)模的專題項目設計，在課程過程中掌握數(shù)字集成電路的coding、仿真、綜合、靜態(tài)時序分析、可測性設計、一致性驗證等一系列數(shù)字電路前端流程中的設計技巧，終使學員達到能獨立完成中等規(guī)模電路模塊的前端設計水平。

一、部分預備知識回顧

重點回憶預備課程內(nèi)容，講解設計流程，Verilog基礎知識以及仿真基本知識，UNIX基礎知識，設計database的管理。

二、ASIC綜合技術

??? 重點講解數(shù)字電路設計的綜合技術的基本概念，綜合流程和工程經(jīng)驗，使學員掌握基于synopsys DC的綜合技巧。

內(nèi)容包括：?

綜合機理的分析；組合電路和時序電路實現(xiàn)規(guī)則和實例分析；基于tcl綜合的流程,優(yōu)化處理和調(diào)試技術；綜合處理與后端流程的聯(lián)系；可綜合代碼技術；需深入研究的內(nèi)容；LPC 接口模塊綜合實驗

三、ASIC DFT技術

??? 介紹可測試設計技術，使學員掌握基于Synopsys DFT 的可測性電路設計方法

內(nèi)容包括：

背景分析；組合電路和時序電路的測試；可測試設計；需深入研究的內(nèi)容；DFT compile 使用(基于TCL的可測試性設計流程)；LPC接口模塊DFT實驗

四、ASIC 靜態(tài)時序分析技術

??? 介紹靜態(tài)時序分析技術；使學員掌握基于Synopsysy PrimeTime的靜態(tài)時序分析技術。

內(nèi)容包括：

背景分析；電路時序分析的基礎內(nèi)容；工具的使用；靜態(tài)時序分析模式選擇；注意事項及需深入研究的內(nèi)容；LPC接口模塊實驗

五、一致性驗證（Formal）技術介紹（2學時）

??? 介紹一致性驗證技術，使學員了解基于Synopsys Formality 的一致性驗證方法

內(nèi)容包括：

背景分析；工具的使用介紹

六、設計項目

使用的EDA工具

Unix操作系統(tǒng)；vi/vim:verilog輸入；SCCS/CVS 版本管理工具

Cadence ncverilog:仿真工具；Simvision/nWave/signalscan 波形工具

synopsys dc:綜合工具；synopsys dft:可測試性設計工具

synopsys pt:靜態(tài)時序分析工具；synopsys formality一致性校驗工具

項目實踐：

本課程專題實驗是構造一個8位CPU（8051）的外部Cache控制器，用于實現(xiàn)CPU通過LPC協(xié)議(Intel的一種主板總線協(xié)議)訪問外部LPC FW Hub(Burst訪問)的執(zhí)行程序。本項目包括CPU core接口模塊,控制狀態(tài)寄存器模塊,two-way組相聯(lián)的cache控制模塊,SRAM控制模塊,LPC 接口模塊。學員可以從中學習如何從IP,標準接口spec和Cache算法入手，進行項目的Architecture設計，完成模塊劃分，設計spec和RTL代碼，建立仿真計劃和仿真環(huán)境，完成整個項目的功能仿真到綜合、STA，以及一致性驗證,實現(xiàn)一個較完整的SOC設計流程。設計規(guī)模在萬門級。在0.25um工藝庫下，頻率不小于100MHz。

培訓目標

幫助學員熟悉并掌握典型數(shù)字ASIC/SOC芯片前端開發(fā)流程和設計技巧，以及相關設計軟件的使用，課程結束后學員可積累相當于1年左右的實際工作經(jīng)驗，能夠獨立完成ASIC/SOC中等模塊的前端設計。

報名要求：有數(shù)字電路設計和硬件描述語言的基礎或自學過相關課程。

成年人羞羞的网站_国产精品白丝在线_国产在线观看网站_成人永久免费视频_www.51av欧美视频_亚洲 欧美综合在线网络_精品三级国产_色综合久久综合中文综合网_日韩精品一区二区三区中文在线_又紧又大又爽精品一区二区

成年人羞羞的网站_国产精品白丝在线_国产在线观看网站_成人永久免费视频_www.51av欧美视频_亚洲欧美综合在线网络_精品三级国产_色综合久久综合中文综合网_日韩精品一区二区三区中文在线_又紧又大又爽精品一区二区